

多層式儲存記憶體元件結構之量測與分析

前言簡介

研究動機:

- 科技日新月異, 加上新冠肺炎疫情的影響, 嵌入式記憶體元件的越顯重要。
- 如何一次儲存多位元於同一記憶體也是值得研究的課題。

記憶體:


- 分為非揮發性記憶體與揮發性記憶體
- 邏輯製程的線寬微縮與資料儲存密度的提升為一大挑戰
- 多層式儲存記憶體改善儲存密度

專題內容概述:

- 可多次寫入的細長型浮動閘極記憶體元件
- 介紹元件結構與電子注入機制
- 分析其特殊結構對元件特性的影響
- 針對基本操作特性, 做量測與分析


原理分析與系統設計

量測機台示意圖與環境




Agilent B1500A Semiconductor Device Analyzer: 波形產生器與一台switch作為切換探針腳位

細長型浮動閘極記憶體元件3D 結構示意圖




利用浮動閘極覆蓋於N型井上的面積比, 達到控制電容耦合率的效果。



由此圖計算次臨界擺幅(Subthreshold Swing, S.S.), 並用 $CR = \frac{SS_{PG}}{SS_{WL}} \times 100\%$

FN穿隧效應操作機制




利用足夠電壓差, 使能帶彎曲, 造成氧化層的有效寬度縮小, 能障變窄, 電子便有較大的機率可以穿過氧化層來到浮動閘極儲存。

$$J_{FN} = \alpha E_{ox}^2 \times \exp\left(-\frac{\beta}{E_{ox}}\right)$$

其中 $\alpha = \frac{q^3}{16\pi^2 \hbar \epsilon_{ox}}$, $\beta = \frac{4\sqrt{2m^*}}{3q\hbar\epsilon_{ox}} \phi_{ox}^2$ 為 FN 常數。


MLC兩步驟編程方式



耦合效應越來越明顯, 因此在使用浮動閘極實現多層式儲存記憶體時, 多半是分兩步驟進行編程優於ISPP。先對單一區塊的低頁面進行編程, 再對高頁面編程, 將兩個儲存狀態變為四個。

量測結果分析

原始記憶胞特性



編程狀態與抹除狀態的臨界電壓差夠大, 有足夠寬的讀取視窗以供作為區分元件所儲存的狀態。界定 $V_t > 1.5V$ 為編程狀態(1), 而 $V_t < 1.5V$ 則判讀為抹除狀態(0)。

臨界電壓量測

三種不同狀態下的對元件的 $I_{BL} - V_{PG}$ 量測與臨界電壓的萃取。


在相同讀取條件下, 臨界電壓 (V_t)

大小關係為

$$ERS < Fresh < PGM$$

$$g_{m,max} = \frac{dI_{BL}}{dV_{PG}} \Big|_{V_{PG}=const}$$

$$V_{PG} = V_t + \frac{V_{BL}}{2}$$





元件操作特性分析

由於使用FN穿隧效應進行編程/抹除, 因此需要有足夠的電壓差才能使電子注入/拉出浮動閘極, 在這邊由於選擇電晶體在編程/抹除過程中不需要導通, 因此字元線 (WL) 不需要加電壓。

抹除特性分析

$V_{EG}=10V$





(a) 改變不同的脈衝寬度短時間內不會影響抹除效果, 因為穿隧效應需要足夠的電壓差才能進行, 故穿隧效應非連續作用, 而抹除元件時, 電子被拉出浮動閘極, 造成電荷在浮動閘極內需時間重新均勻分布, 才能再次進行穿隧。

(b) EG 電壓越高抹除速度越快; 不同電壓造成下降的臨界電壓不同, 因此可利用電壓來控制元件的儲存狀態。

編程特性分析

$V_{PG}=10V$



(a) 越大的脈衝寬度就相當於給予更多時間注入電子, 因此也就有較高的臨界電壓。

(b) 固定脈衝寬度改變電壓, 則可以明顯看出越高的電壓 (V_{PG}) 有越快的編程速度。

結論

- 透過臨界電壓的量測與比較了解元件的特性, 與FN穿隧效應的機制連結並理解元件如何操作造成此實驗結果。
- 在字元線、PG及EG分別施加電壓, 再讀取數據作圖可得原輸入電壓與耦合進到PG、EG的電壓大小, 由此可計算出元件不同耦合元件與浮動閘極的耦合率, 此測量可以計算出細長型浮動閘極覆蓋於N型井上的面積大小, 得到有效控制電位耦合率。
- 在抹除與編程電壓上控制, 越高的編程或抹除電壓, 將使元件越快達到編程或抹除狀態; 但從抹除特性的量測結果, 數據顯示臨界電壓出現不連續的情況, 推測此現象其與FN穿隧效應因浮動閘極和EG之間的電壓差不夠大使電子無法通過而暫時停止有關。
- 抹除狀態因抹除電壓越高反而造成臨界電壓下降變小, 可用來作為如何控制實驗起始臨界電壓的依據。