

清華電機實作專題成果展 成果摘要

Three-dimensional TCAD simulation
and analysis of GaN HEMT
characteristics

GaN HEMT 特性的三維 TCAD 模擬與分析

專題領域：電子領域

組別：B550

指導教授：黃敬源

組員姓名：李秉恆

研究期間：113 年 3 月 5 日至 114 年 11 月 24 日止，共 8 個月

1. 報告摘要

本研究利用 Sentaurus TCAD 建構基於 p-GaN 閘極的增強模式 GaN HEMT 三維模型，於汲極側引入厚度可調的 p-GaN 層，透過調節閘極電壓控制通道電子氣濃度，並優化 p-GaN 層的位置與厚度以觀察電流及崩潰電壓變化。研究利用 HD-GIT 設計概念，當施加高汲極電壓時，汲極側 p-GaN 能向通道注入電洞，填補陷阱缺陷並釋放被捕獲的電子，有效清空載流子陷阱、消除 dynamic R_{ON} 劣化。透過精確調控臨界電壓與結構參數，HD-GIT 可兼顧低導通損耗、高擊穿電壓及高可靠性，使電洞注入設計能確保陷阱電子及時釋放，消除高壓操作下的 current collapse 困擾，讓 GaN 元件在高速切換與嚴苛負載環境中保持高效能與長期壽命。

2. 報告內容

2.1. 研究目的

近年來，氮化鎵高電子遷移率電晶體（GaN HEMT）因具備寬能隙、高臨界電場及 AlGaIn/GaN 異質結構中形成的高密度二維電子氣（2DEG），成為高頻及高功率元件的關鍵材料。傳統多採用二維模型分析，但其難以完整捕捉三維效應，影響模擬精度與設計優化。為此，本研究利用 Sentaurus TCAD 建立基於 p-GaN 閘極的 E-mode HEMT 三維模型，調控閘極電壓以控制通道電子氣，在靠近汲極處引入不同厚度的 p-GaN 層，分析電流變化與崩潰電壓，以尋找最佳結構達成性能與耐壓的平衡，提升元件可靠性與效能。

2.2. 研究方法

2.2.1. Single Gate Calibration

此流程首先對單柵 GaN 功率元件進行校準。此步驟可確保基於 TCAD 建構的結構精確，並調整裝置特性。在進行更複雜結構的設計之前，此校準至關重要，因為它能確保模型與實際性能高度吻合。

2.2.2. Specification

參考 Research 的架構結合所需電壓額定值、電流密度和開關特性等關鍵因素。考慮的點包括，柵極間距，它會影響擊穿電壓和導通電阻、場板的長度及其組合也會影響擊穿電壓和電容等等。權衡上述因素決定所需工作條件下合適的大小，並總結出初步的雛型規劃。

2.2.3. TCAD simulation

2.2.3.1. building structure

根據前一步所規劃的架構，做出 2D 無漏極 pGaN 的結構(一般的 GIT 架構)，根據規劃在不同位置做參雜，再延伸至 3D 架構，將漏極的 pGaN 加入 3D 的結構中，確保 3D 架構中的延伸符合規劃。

2.2.3.2. changing variable

改變漏極端 pGaN 厚度以及與漏極端相鄰的距離，並且將此 pGaN 參雜加入。確保 pGaN 層的厚度合適，可以有效調節閾值電壓 (V_{th})、導通電阻 (R_{on}) 和擊穿電壓 (V_{br}) 等關鍵電性參數，調整 pGaN 與漏極端距離，優化電場分布與器件可靠性，避免局部電場集中造成的擊穿，最後加入摻雜濃度資訊，讓 3D 架構內電性分布更符合實際摻雜曲線，提升模擬準確度。

2.2.3.3. buliding mesh

根據結構複雜度、物理特性需求等，細分各區域的網格密度。特別是在界面、電極附近、摻雜梯度明顯的地方，這些區域常發生電流、電場集中或材料參數劇變，因此會加密網格，讓模擬更能貼近真實元件的物理現象。在物理模擬時，如果交界面的網格不夠細，很多微小變化（像是載流子重新分布、界面雷射效應等）會被忽略，導致整體模擬失真。但同時須考慮仿真的


收斂性。如果某些區域網格過稀，模擬容易發生計算不穩定或收斂困難，這時就要回頭加密網格再重跑模擬。

2.2.3.4. simulation

首先設定偏壓條件（如依序掃描 gate 或 drain 電壓），的 ID-VG、ID-VD 等特性曲線，同時分析關鍵區域的電場分布與最大崩潰電壓。並且比較是否與預期有落差，若有差異則重新回到第二步改變距離、厚度或參雜濃度等因素重新模擬，若無法收斂（計算解法失敗、數值不穩定），則回到第三步重新考慮望格的密度分布。整個流程反覆進行，直到模擬數據不但收斂且與預期設計相符，才算真正完成該輪仿真。

2.3. 研究結果

2.3.1 Device structure



圖一：device structure


在 GaN HEMT 中，電流在 AlGa_xN/GaN channel layer 之間流動，流經源極和閘極下方的 AlGa_xN 主動層，該有源層中形成二維電子氣（2DEG）。這種 2DEG 能夠實現高效的電流流動，使 GaN HEMT 能夠處理大電流並實現高速性能。

在閘極下方設置的 pGaN 層，在 GaN HEMT 結構中具有關鍵作用，它能夠有效

調控通道的電子密度，形成所謂 E-mode (enhancement mode) 元件，具體而言，pGaN 層會在初態（也就是閘極未加偏壓時）將 AlGaIn/GaN 異質結通道區內的二維電子氣 (2DEG) 完全耗盡，使得器件處於關閉狀態，不導通電流。必須施加正閘極電壓才能重新誘發 2DEG，讓電流開始流動。

在接近 drain 端設置一層厚度不同於主體器件的 p-GaN，是 3D 模擬中最關鍵的操作變因。這一層 p-GaN 主要目的是針對 GaN 元件在高速開關或高壓脈衝操作時出現導通電阻暫時上升的現象進行抑制。其原理在於，該 p-GaN 層能夠釋放電洞，幫助聚集於介面的電子釋放出來，降低由於電子陷阱造成的局部導通電阻上升；因此在高應力切換或脈衝條件下，這層 p-GaN 能有效減少動態 RDS(on) 惡化現象，使元件維持較低且穩定的導通電阻，有助於提升器件的高速及高壓動作可靠性，並優化整體性能表現。

2.3.2 TCAD simulation



圖二: IdVg for TCAD simulation

實際值由於包括計畫機密因此由比例表示，w 表示 drain 端 pGaN 層的厚度，none 為沒有外加 pGaN 的情形，可以從圖中明顯看出當外加 pGaN 厚度越厚時，DC 電流會越低。此時的動態電阻比例如下圖所示

W 厚度	d	2d	3d
動態電阻	1.12Ro	1.18Ro	1.27Ro


增加比例	12%	18%	27%
------	-----	-----	-----

圖八: 不同厚度的動態電阻增加比例(R_o 為未外加時的動態電阻)

也能從圖中發現當有外加 pGaN 時電流在有較高 V_g 時也相對未外加時穩定。

IdVd 的 TCAD testing 也與 IdVg 有相似的結果 pGaN 厚度越厚時，DC 電流會越低。


可以從上述資料推論越厚 p-GaN 層能更有效釋放界面陷阱中捕獲的電子，提供更好的電洞注入補償，顯著壓制動態 RDS(on) 惡化，厚度加大時，元件受動態狀態（如高壓開關、脈衝）干擾而升高的電阻比率明顯降低，可靠性及穩定性提升。但越厚 p-GaN 層雖然有助於動態電阻壓制，能更好吸收和釋放陷阱電子，提升高壓脈衝操作下的穩定性，但同時也會犧牲一部分最大 DC 導通電流。



圖三: IdVg for TCAD simulation(with diff.width between drain)

圖三展示了 pGaN 在與 drain 端不同距離的 IdVg 變化，可以發現兩圖近乎重疊，較難比較出孰優孰劣，也可以推測出若要優化動態電阻的影響，應從 pGaN 端的厚度著手，較能明顯的改變結果，利用與 drain 端的距離變化，較難達到最後壓制動態 RDS(on) 惡化的結果

2.3.3 tape out simulation



圖四: IdVg for tape out simulation

可以從測試數據中看出在高壓時與 TCAD 預測的相似，當添加 pGaN 時在 DC 時的電流會降低，但在低壓時有 pGaN 的電流比預期的還高推測是因為實際摻雜濃度、凹槽深度與位置的微小變化，會改變局部電洞注入效率與耗盡區域分布，導致 DC 電流低於或高於模擬值導致的誤差，隨著 Vg 提升，pGaN 結構的電流逐步被橘線（無 pGaN）超越，回歸理論預期。這也證實了高低閾值區間的設計、製程精細度會直接影響量測特性。

IdVd 的測試與 IdVd 在低壓時與 TCAD 預測的的結果類似，添加 pGaN 時在 DC 時的電流會降低 TCAD 不同的是在高壓時電流會降低而不是持平，推測是因為晶片的熱效應，在高壓時結構或接觸電阻、熱堆積等造成通道載流子散射增加，抑制電流輸出，導致高 Vd 端電流隨溫度拉高而降低。Tape out 實測支持 pGaN 元件高壓下導通電流改善的設計方向，也反映出器件流片後的實際熱管理挑戰。未來可考慮結合 TCAD 熱物理模組或優化散熱設計，以消除高壓電流下滑的不利現象，提升極端操作下的性能穩定性。

2.4. Conclusion

本研究比較了不同厚度 p-GaN 層對 GaN HEMT 元件的 DC 導通電流與動態電阻

的影響。TCAD 模擬顯示，隨著 drain 端 p-GaN 層厚度增加，雖然有效壓制動態 RDS(on) 惡化，提升元件於高壓高速動態操作下的可靠性與穩定性，但也因此犧牲了一部分最大 DC 導通電流。實測 Tape out 資料進一步驗證了上述趨勢，在高壓時 pGaN 結構元件電流較低，與模擬接近，但低壓電流偶有偏高現象，顯示實際製程參數變異（如摻雜、蝕刻深度等）和局部電洞注入效率會影響器件特性。此外，Tape out 測試在高壓區電流呈現明顯下滑，推測主要為晶片熱效應導致通道散射增加、接觸電阻變大，反映出流片後元件熱管理與散熱設計的重要性。

總體而言，pGaN 結構設計有助於提升 GaN HEMT 動態可靠性與穩定性，但結構參數需權衡導通電流與熱效應，未來可藉 TCAD 熱模組分析與散熱優化技術持續增進大功率元件的極端操作性能。

3. 心得感想

一開始我選擇這個專題，是因為對氮化鎵（GaN）在電力電子上的應用潛力感到好奇，也希望實際參與一次先進半導體元件設計的流程。透過這段研究，我接觸到一般課程較少談到的內容，例如 TCAD 模擬、裝置參數校準以及高壓元件設計中的各種限制與權衡，讓我對這個領域有了更全面的認識。

由於起初對 GaN 元件並不熟悉，專題一開始其實相當吃力。不過在黃教授的指導，以及實驗室學長姐的協助下，我逐步接受系統性的訓練，從 GaN 技術的基礎物理出發，一路學到如何操作 TCAD 軟體、分析模擬結果，並理解不同半導體結構設計背後的考量。同時，我也閱讀了許多相關論文，掌握目前 GaN 功率元件的發展現況與未來趨勢，這讓我對電力電子產生更深的興趣。

在專題的每一個階段，我都更能體會到裝置開發其實是一個嚴謹且反覆驗證的工程流程，也需要不斷嘗試新想法來解決實際問題。這段經驗讓我更確定自己想氮化鎵技術與電力電子領域繼續深耕，因為我看見它在高效率電源系統與未來應用上仍有很大的發展空間。